贴片电容是常使用的被动元器件之一。因为贴片铝电解电容和贴片钽电容的本体表面都有标示，因此提问题的人应该说的是片式叠层陶瓷电容器，也就是M，虽然行业叫法不同但是本质都是一样的，也由于行业习惯，下面文章片式叠层陶瓷电容器我们用贴片电容来取代。 1、贴片电容的原材料和烧制工艺决定了目前其本体不方便出现容量值标记。这是和贴片电阻、钽电容和铝电解电容外观上除外形之外明显的不同之一。因此可以明确的是：无法单纯从贴片电容本体上获得准确的标称容量值信息。 2、您可以将电容样本邮寄至金盛尔科技，由我司电子元器件检测实验室协助您检测准确的贴片电容容量值。 3、如果你已经明确了需要何种参数的贴片电容样品，可以直接到上述地址下载样品申请单并按要求发送到指定邮箱，我们将免费提供三星、国巨、风华等原厂样品供您测试。样品包装单中会明确标明标称容量、额定电压、精度等主要参数信息。 4、咨询提供给产品的供应商。如果你是从旧电路板中拆下来的损坏贴片电容需要找替代产品，也更好查找到厂方提供的电路图或咨询原厂技术部门，确定准确参数后再寻找。 5、可采用专业的测量设备检测贴片电容容值。具体的设备可以使用万用表或者电桥，电桥是测量电子元件的专业设备。

高效封装技术的发展是降低钽电容器设计尺寸的重要因素。在工业中常用的包装技术是引线框架设计。这种结构具有很高的制造效率，可以降低成本，提高生产能力。对于与空间无关的应用，这些设备仍然是可行的解决方案。map结构消除了现有电流环的机械引线框架，大大减小了电流环的尺寸。通过小化电流回路，可以显著降低ESL。ESL的减小对应于自谐振频率的增加，从而扩大了电容器的工作频率范围。 8高效封装技术的发展是降低钽电容器设计尺寸的重要因素。在工业中常用的包装技术是引线框架设计。这种结构具有很高的制造效率，可以降低成本，提高生产能力。对于与空间无关的应用，这些设备仍然是可行的解决方案。 然而，在许多以增加密度为主要设计标准的电子系统中，减小元件尺寸的能力是一个重要的优势。在这方面，制造商在包装技术方面取得了一些进展。如图5所示，与标准引线框架结构相比，无引线设计可以提高体积效率。通过减小提供外部连接所需的机械结构的尺寸，这些设备可以使用额外的可用空间来增大电容元件的尺寸，从而增大电容和/或电压。 在新一代的封装技术中，Vishay的专利多阵列封装（map）结构通过在封装末端使用金属化层提供外部连接，进一步提高了体积效率。该结构通过完全消除内部阳极连接，使电容器元件在可用体积范围内的尺寸大化。为了进一步说明容积效率的提高，见图6。从图中可以明显看出，电容器元件的体积增加了60%以上。这种增加可用于优化设备，以增加电容和/或电压，降低DCL并提高可靠性。 Vishal的另一个优点是减小了结构的尺寸。map结构消除了现有电流环的机械引线框架，大大减小了电流环的尺寸。通过小化电流回路，可以显著降低ESL。如图7所示，与标准引线框架结构相比，这种减少可以达到30%。ESL的减小对应于自谐振频率的增加，从而扩大了电容器的工作频率范围。