一体成型电感是如何设计的？

目前常规的一体成型电感都是为一些主流设计所制造，并不能很好地满足一些特殊设计。超高效率Buck电路的电感选择问题。典型应用实例就是小体积电池长时间供电设备。在这种电路中，让工程师感到棘手的问题主要是电池容量(成本与体积)与Buck电路体积、效率之间的矛盾。为了减小开关电源的体积，选择尽可能高的开关频率。但是开关损耗以及输出电感的损耗会随着开关频率的提高而增大，而且很有可能成为影响效率的主要因素，正是这些矛盾大大提高了电路设计的难度。 Buck电路的电感要求：对工程师而言，铁磁性元件(电感)可能是早接触的非线性器件。但是根据制造商提供的数据，很难预测电感在高频时的损耗。因为制造商通常只提供诸如开路电感、工作电流、饱和电流、直流电阻以及自激频率等参数。对于大部分开关电源设计来说，这些参数已经足够了，并且根据这些参数选择合适的电感也非常容易。但是，对于超低电流、超高频率开关电源来说，电感磁芯的非线性参数对频率非常敏感，其次，频率也决定了电感线圈损耗。 贴片一体成型电感对于普通开关电源，相对于直流I2R损耗来说，磁芯损耗几乎可以忽略不计。所以通常情况下，除了“自激频率“这个与频率有关的参数外，电感几乎没有其他与频率相关的参数。但是，对于超低功率、超高频率系统(电池供电设备)，这些高频损耗(磁芯损耗和电感线圈损耗)通常会远远大于直流损耗。磁性方向近似的邻近磁针会互相影响，从而形成“联盟”。 虽然这些磁针由粘合材料包裹，物理上彼此独立，但它们之间的磁场是相互关联的。我们称这些“联盟”为“单元”。而单元的边界就是内部“联盟”与外部磁针的分割面。在单元的边界外的磁针比较难与边界内的“联盟”联合。我们称这些边界为“单元壁”，这个模型常用来解释磁芯的许多基本参数。在对磁芯施加磁场时(对线圈施加电流)，方向不同的单元相互之间相关联。当足够强的电流形成外加磁场时，那些靠近线圈的单元所处的磁场更强，会首先形成联合(更大的单元)。而此时处在深一层的单元还未受到磁场的影响。联合起来的单元与未受到影响的单元之间的单元壁会在磁场的作用下，持续向磁芯中心移动。

电感材料与片式叠层电感

芯片电感材料分为铁氧体磁性材料作为基体和陶瓷材料作为基体。片式叠层电感是电感领域的关键产品。与片式绕组电感相比，片式叠层电感有许多优点:体积小，有利于电路的小型化；磁路闭合，不会干扰周围元件，也不会受到相邻元件的干扰，有利于元件的高密度安装；一体化结构，可靠性高；良好的耐热性和焊接性；形状规整，适用于自动化表面安装生产。 芯片电感材料分为铁氧体磁性材料作为基体和陶瓷材料作为基体。 前者使用镍锌和锰锌材料制造各种小铁氧体磁芯。大多数芯片电感，特别是芯片功率电感和芯片电磁干扰抑制器，使用镍锌材料。 锰锌系列材料主要用于芯片变压器和芯片低频电感。 后者采用由低介电常数陶瓷制成的高频片式叠层电感，在制作过程中还考虑了抑制杂散电容的问题，用其制作的叠层电感可获得较高的自谐振频率，可用于亚微波到微波波段，适合于手机向高频和网络的发展。 片式叠层电感是电感领域的关键产品。不用绕线，而是交替使用铁氧体浆料和导电浆料进行多层印刷，然后在高温下共烧结形成磁路闭合的电感线圈。或将微米铁氧体片层压，每一磁性层上有印刷的导体图案和孔，孔内填充导电材料，使上层图案和下层图案连接，压制烧结而成一体化多层电感。这种电感的制作工艺更适合小型化，易于实现规模化生产。与片式绕组电感相比，片式叠层电感有许多优点:体积小，有利于电路的小型化；磁路闭合，不会干扰周围元件，也不会受到相邻元件的干扰，有利于元件的高密度安装；一体化结构，可靠性高；良好的耐热性和焊接性；形状规整，适用于自动化表面安装生产。